Huawei hat neue Daten veröffentlicht, die seinen Tau (τ) Scaling-Ansatz unterstützen und demonstrieren, dass eine erhöhte Transistordichte nicht zwangsläufig zu einem höheren Stromverbrauch führt. Laut einer Forschungspräsentation von Huaweis Halbleiterchef He Tingbo in einem auf ChinaXiv veröffentlichten Papier mit dem Titel "Huaweis τ Chip sollte schmelzen?" erreicht der Kirin 2026 Chip eine ungefähr 55% höhere Transistordichte, während gleichzeitig der Stromverbrauch über mehrere Rechenzellen bei vergleichbaren Leistungsstufen reduziert wird. Die Messungen zeigen erhebliche Energieeffizienzgewinne in Schlüsselkomponenten.
Die NPU erreichte eine 66%ige Reduktion des Stromverbrauchs, die GPU demonstrierte eine 58%ige Verringerung, und der CPU-Leistungskern zeigte eine 41%ige Reduktion, während gleichzeitig das gleiche Leistungsniveau beibehalten wurde. Die NPU-Leistung war besonders bemerkenswert und behielt 29 TOPS bei, während sie mit 63% niedrigerer Frequenz arbeitete und die Spannung von 0,85V auf 0,55V reduzierte, was zu einer 73%igen Verringerung der Leistungsdichte führte. Laut dem Papier stammt ein großer Teil des Chip-Energieverbrauchs aus der Datenbewegung und nicht aus der Berechnung selbst.
Die Datenbewegung macht über 80% der von einem SoC-Modul verbrauchten Energie aus. Das Kirin-Design bewältigt diese Herausforderung durch die LogicFolding-Technologie, die lange horizontale Verbindungen in kurze vertikale Verbindungen zwischen gestapelten Schichten umwandelt. Dieser Ansatz reduziert erheblich die Signallängen und verringert die Verbindungskapazität und den Energieverbrauch.
Typische Kern-Routing-Längen können um 20% reduziert werden, wobei bestimmte kritische Pfade um bis zu 70% verkürzt werden. Der Kirin 2026 setzt einen 1,5-Mikrometer-Hybrid-Bond-Pitch mit ungefähr 50 Millionen vertikalen Verbindungen ein, von denen 10-15% für die Signalübertragung genutzt werden. Zukünftige Versionen sind bereits in Entwicklung, wobei der Kirin 2027-Testsilikon den Hybrid-Bond-Pitch auf 1 Mikrometer und mehr als 100 Millionen vertikale Verbindungen reduziert hat.
Huawei plant weitere Skalierung in den nächsten drei Jahren und zielt auf eine Pitch-Reduktion auf 720 Nanometer mit mehr als 200 Millionen vertikalen Verbindungen ab. He warnte jedoch, dass LogicFolding keine vollständige Lösung ist und laufende System-Level-Engineering und Iteration erfordert. He betonte, dass Tau ein Zeit-Skalierungsgesetz und nicht ein Energie-Skalierungsgesetz darstellt, was bedeutet, dass Konstrukteure, falls sie alle eingesparte Zeit zur Frequenzerhöhung nutzen, den Stromverbrauch tatsächlich erhöhen könnten.
Die Technologie steht immer noch vor erheblichen Ingenieursherausforderungen, einschließlich Hybrid-Bond-Pitch-Präzision, Wafer-Verwölbungsmanagement, Ausrichtungsgenauigkeit und EDA-Tool-Anpassung, wobei weitere Entwicklungen in den nächsten drei bis fünf Jahren erforderlich sind. Der Kirin 2026-Prozessor wird Huaweis Mate 90-Flaggschiff-Serie und das Smartphone Mate XT 2 der zweiten Generation mit dreigeteiltem Display mit Strom versorgen, das beide für September 2026 geplant ist. Das Mate 90 wurde am 31.
August zur Vorbestellung freigegeben, mit offiziellem Start ab dem 7. September. Quellen: Global Times, Huawei-Forschungspapier auf ChinaXiv, STAR Market Daily, EE Times China, Commercial Times
Quelle: trendforce.com